GAAFET與FinFET工藝

印寧華|印寧華|Indining China|

2023-03-10 10:42:38 899

三星在年初的IEEE國際固態(tài)電路大會(ISSCC)上，公布3nm制造技術(shù)的一些細節(jié)，包括類似全柵場效應(yīng)晶體管(GAAFET)結(jié)構(gòu)，率先開啟先進工藝在技術(shù)架構(gòu)上的轉(zhuǎn)型。知名能源與電力媒體eenews報道稱，三星工廠已經(jīng)流片采用環(huán)繞柵極 (GAA) 晶體管架構(gòu)的3nm芯片，通過納米片(Nanosheet)制造出MBCFET(多橋通道場效應(yīng)管)，可顯著增強晶體管性能，主要取代FinFET晶體管技術(shù)。

為了能夠從臺積電手中*到客戶，三星半導(dǎo)體最近幾年一直在積極宣傳GAA(Gate All Around)。伴隨著成功流片，三星3nm芯片即將進入模量產(chǎn)。但隨后有消息稱，可能在2022年推出的3nm(GAA架構(gòu))，要推遲到2024年。

根據(jù)三星官方的數(shù)據(jù)，7nm FinFET制造工藝相比，3nm GAA技術(shù)的邏輯面積效率提高35%以上，功耗降低50%，邏輯面積減少45%。三星執(zhí)行副總裁兼代工銷售和營銷主管Charlie Bae表示：“基于GAA結(jié)構(gòu)的下一代工藝節(jié)點(3nm)將使三星能夠率先打開一個新的智能互聯(lián)*，同時加強我們的技術(shù)*地位”。

什么是GGA晶體管？

GGA的全稱是Gate All Around Field Effect Transistors(簡稱GAAFET)，中文全稱全環(huán)柵晶體管，能夠延續(xù)半導(dǎo)體技術(shù)經(jīng)典“摩爾定律”的新興技術(shù)路線，可進一步增強柵極控制能力，克服當前技術(shù)的物理縮放比例和性能限制。

GAAFET有兩種結(jié)構(gòu)，一種是使用納米線(Nanowire)作為電子晶體管鰭片的常見GAAFET;另一種則是以納米片(Nanosheet)形式出現(xiàn)的較厚鰭片的多橋通道場效應(yīng)管MBCFET，這兩種方式都可以實現(xiàn)3nm工藝節(jié)點，只是取決于制造商具體的設(shè)計。從GAAFET到MBCFET，可以視為從二維到三維的躍進，能夠改進電路控制，降低漏電率。

GAA晶體管能夠提供比FinFET更好的靜電特性，滿足某些柵極寬度的需求。在同等尺寸結(jié)構(gòu)下，GAA溝道控制能力增強，給尺寸進一步微縮提供可能;傳統(tǒng)FinFET的溝道僅三面被柵極包圍，GAA以納米線溝道設(shè)計的整個外輪廓都被柵極完全包裹，意味著柵極對溝道的控制性能就更好。Leti公司*集成工程師Sylvain Barraud指出：“與FinFET相比，除了具有更好的柵極控制能力以外，GAA堆疊的納米線還具有更高的有效溝道寬度，能夠提供更高的性能。”

臺積電與三星的分歧

臺積電和三星在5nm、7nm節(jié)點繼續(xù)使用FinFET(鰭式場效應(yīng)管)結(jié)構(gòu)，但是3nm工藝的晶體管結(jié)構(gòu)選擇出現(xiàn)分歧。三星確認將率先在3nm的工藝節(jié)點上使用GAAFET，臺積電則更保守的使用FinFET結(jié)構(gòu)。只是臺積電使用FinFET工藝知識權(quán)宜之計，工藝制程來到3nm之后，鰭片(Fin)寬度達到5nm(等于3nm節(jié)點)時，F(xiàn)inFET將接近實際極限，再向下就會遇到瓶頸。

因此，有消息稱臺積電也將在2nm工藝節(jié)點將轉(zhuǎn)向GAA架構(gòu)，全新的MBCFET架構(gòu)以GAA制程為基礎(chǔ)，可以解決FinFET因為制程微縮而產(chǎn)生的電流控制漏電等物理極限問題。2nm或?qū)⑹荈inFET結(jié)構(gòu)*過渡到GAA結(jié)構(gòu)的技術(shù)節(jié)點。在經(jīng)歷了Planar FET、FinFET后，晶體管結(jié)構(gòu)將整體過渡到GAAFET結(jié)構(gòu)上。

臺積電選擇在*代3nm工藝繼續(xù)使用FinFET技術(shù)，處于多方面的考慮。首先是相同的制程技術(shù)與制造流程下，無需不用變動太多的生產(chǎn)工具，就能實現(xiàn)從FinFET切換到GAA，具有不錯的成本優(yōu)勢。特別是先進工藝晶圓的設(shè)計成本，會讓客戶更加謹慎的選擇制造工藝。根據(jù)早前曝光的設(shè)計奮勇來看，5nm的晶圓開發(fā)費用高達4.76億美元，3nm甚至2nm只會更高。

在先進制程的開發(fā)里變更設(shè)計，無論是改變設(shè)計工具或者是驗證和測試的流程，都會是龐大的時間和經(jīng)濟成本，幫助客戶降低生產(chǎn)的成本。。臺積電首席科學(xué)家黃漢森強調(diào)，選擇FinFET工藝是從客戶角度出發(fā)的，成熟的FinFET結(jié)構(gòu)產(chǎn)品性能會更加穩(wěn)定。

三星方面，最近幾年的晶圓制造出與追趕階段，他們需要在3nm時代尋找技術(shù)架構(gòu)差異化，拉近與臺積電芯片代工方面的技術(shù)差距，用更激進的策略來獲取客戶的青睞。IBS首席執(zhí)行官Jones表示：“與3nm FinFET相比，3nm環(huán)繞閘*有更低的閾值電壓，可能帶來15%到20%的功耗降低，在某種程度上提供更多的性能。”

未來晶體管結(jié)構(gòu)

市場對于高性能芯片的渴望在不斷推動技術(shù)的進步，新的GAA技術(shù)讓3nm節(jié)點工藝成為現(xiàn)實。但是在GAA之后，半導(dǎo)體又有可能往哪些方向發(fā)展？

Forksheet FET

隨著未來向更小制程的繼續(xù)，將要求標準單元內(nèi)nFET和pFET器件之間的間距更小。但FinFET和Nanosheet的工藝限制n-to-p器件之間的間距。除了Nanosheet，還有一些屬于“全柵”類的其它技術(shù)選項。為了擴大這些器件的可微縮性，IMEC提出一種創(chuàng)新的架構(gòu)，稱為Forksheet FET。

Forksheet可以理解為是Nanosheet的自然延伸，具有超出2nm技術(shù)節(jié)點的額外縮放和性能。Forksheet的nFET和pFET集成在同一結(jié)構(gòu)中，由介電墻將nFET和pFET隔開。優(yōu)勢在于它有更緊密的n到p的間距，并減少面積縮放。與Nanosheet FET相比，在相同制程下的Forksheet FET電路將更加緊湊。

在從平面晶體管到FinFET再到Nanosheet的進化過程中，可以將Forksheet視為下一個發(fā)展路徑。CFET(Complementary FETs，互補場效應(yīng)晶體管)是2nm甚至以后另一種類型的技術(shù)選項，由兩個獨立的Nanosheet FET(p型和n型)組成，把p型納米線疊在n型納米線上的結(jié)構(gòu)。通過疊加的方式實現(xiàn)折疊的，借此消除n-to-p分離的瓶頸，能夠?qū)卧性磪^(qū)域的面積減少2倍。

IBS首席執(zhí)行官Handel Jones稱：“CFET前景廣闊，但目前還為時過早。向1nm CFET系列邏輯器件的發(fā)展推動新BEOL和MOL解決方案的開發(fā)，但問題是即使增強了柵極結(jié)構(gòu)，我們也需要增強MOL和BEOL，需要通過引入新的導(dǎo)體來補充這些集成方案，否則性能提升將受到限制。”對于未來技術(shù)架構(gòu)的演進趨勢，IMEC認為：3納米之前采用Nanosheet、2納米采用Forksheet、1納米采用CFET。

在進一步的研究中，需要解決將這些器件完全投入生產(chǎn)的工藝挑戰(zhàn)。目前這些仍在研發(fā)中的技術(shù)前景尚好，但也都有更自的挑戰(zhàn)待突破，包含散熱的控制和制造成本等。但可以看到的是，2納米及之后已有數(shù)項技術(shù)正在進行中，雖有困難但也是遙不可及。

Bizen晶體管架構(gòu)

英國初創(chuàng)公司Search For The Next(SFN)和蘇格蘭芯片制造商Semefab合作開發(fā)Bizen晶體管架構(gòu)，可能從另一方向打破CMOS的極限。提出Bizen晶體管架構(gòu)最初的目的就是為了創(chuàng)建具有較少掩膜步驟的芯片，使得同一塊芯片上同時具有邏輯和功率晶體管，在這一初衷下創(chuàng)建一個LED驅(qū)動器的集成電路。

SFN首席執(zhí)行官Summerland提出使用齊納二極管反向偏置特性的想法，該特性是由二極管N區(qū)域和P區(qū)域之間摻雜水平的突然變化產(chǎn)生的，最終致使量子電流的產(chǎn)生，以此來驅(qū)動雙極晶體管。SFN的Bizen晶體管設(shè)計將雙極結(jié)與齊納二極管的概念結(jié)合在一起，利用量子隧穿效應(yīng)從傳統(tǒng)的雙極晶體管中消除了電阻以及所有金屬層。晶體管使用量子隧道連接?xùn)艠O并能夠建立多個柵極連接，這意味著可以在一個晶體管內(nèi)創(chuàng)建多個非門和或門，從而縮小了邏輯電路的裸片。

由于沒有能夠滿足所有應(yīng)用的技術(shù)，在芯片微縮和功能擴展的過程中，制程的進步、晶體管結(jié)構(gòu)的變化和其他方法會交替進行，不斷推動芯片性能提升。在先進半導(dǎo)體制造的成本不斷攀升的當下，如何利用現(xiàn)有的技術(shù)，獲得客戶青睞至關(guān)重要;如果芯片制造商不能在生產(chǎn)技術(shù)與制造成本中取得較好的平衡，未來難以在競爭中保持優(yōu)勢地位。

免責(zé)聲明：本文原創(chuàng)作者印寧華，本文僅代表作者個人觀點，不代表薩科微及行業(yè)觀點，只為轉(zhuǎn)載與分享，支持保護知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。

上一篇：: 對話兆芯微電子公司總經(jīng)理歐沅昊：RISC-V框架在智能汽車領(lǐng)域的運用

下一篇：: 增強型MOS管結(jié)構(gòu)與工作原理

色拍自拍亚洲综合图区-色婷婷av一区二区三区之e本道-中文国产成人精品久久app-亚洲乱码国产乱码精华-马与人黄色毛片一部免费视频-欧美黄网在线观看-午夜尤物-婷婷久久精品-成人免费看片98-夜精品a片一区二区三区无码白浆

GAAFET與FinFET工藝

客服QQ
2635709730

色拍自拍亚洲综合图区-色婷婷av一区二区三区之e本道-中文国产成人精品久久app-亚洲乱码国产乱码精华-马与人黄色毛片一部免费视频-欧美黄网在线观看-午夜尤物-婷婷久久精品-成人免费看片98-夜精品a片一区二区三区无码白浆

GAAFET與FinFET工藝

客服QQ2635709730

客服QQ
2635709730