半導體器件的ESD測試帶電器件模型（CDM）及靜電敏感度分級

其他|other else|

2022-11-26 16:55:42 594

一、ESD帶電器件模型

帶電器件模型（Charged-Device Model - CDM）是第三種重要的元器件靜電放電耐受閾值的測試方法。CDM 模型與之前討論的HBM、 MM模型完全不同。HBM和MM模型是模擬人體(Human Body)或機器設備（Machine）帶電后對元器件放電，而 CDM模型則是模擬元器件本身帶電后對地放電。隨著芯片制造、封測、裝聯的自動化程度提高，人體接觸器件的機會相對減少，帶電器件ESD放電事件越來越成為微電子器件失效的主要原因之一。

半導體器件在裝配、試驗、測試、運輸及存貯過程中由于IC管殼（封裝）與其它絕緣材料（如包裝用的塑料袋、塑料管）相互磨擦，就會使芯片管殼帶電。器件本身作為電容器的一個極板而存貯電荷。下圖示意了從塑料包裝管中滑落的芯片因摩擦帶上了正電荷靜電，當引腳接觸到接地的金屬設備或被接地的人體用金屬鑷子觸碰引腳的瞬間，形成導電通道，放電電流流經IC內部，導致芯片損傷。此種模型的放電時間較HBM模型或MM模型更短，僅約幾納秒（ns）之內。

圖1 器件帶電及放電過程示意圖

CDM模型就是基于已帶電的器件通過引腳與地接觸時，發生對地放電引起器件失效而建立的。帶電器件的電容值與器件的封裝結構、引腳排列形式及器件放置時的方位等因數有關，一般僅為幾到幾十皮法（pF）。元器件管芯（component）的CDM靈敏度非常依賴于封裝。對于完全相同的IC晶片（chip），采用小型封裝（SOP）可能比雙列直排（DIL）封裝中的IC更容易受到CDM損壞。采用薄型小型封裝（TSOP）或引腳陣列（PGA）封裝的IC通常具有最低的CDM耐壓能力。CDM ESD波形的上升時間極短(ps-皮秒級），峰值電流很大 (5~20A/500V），維持時間極短(0.5~1ns)，一般保護電路甚至來不及起作用。

圖2 HBM、MM、CDM放電波形比較

2KV HBM、 200V MM、與1KV CDM的放電電流比較（如上圖2），其中1KV CDM的放電電流在不到1ns的時間內，便已沖到約15安培的尖峰值，其放電的總時段約在10ns內便結束了。此種放電方式更易造成集成電路的損傷。

為了表征器件本身帶靜電并放電的電路特性，以及半導體器件的ESD敏感度，相關標準組織/機構制定了帶電器件模型，以規范CDM模式下的ESD測試模型和等級標準。

以上相關的標準有所差異且被多次修訂，但原理基本一致，本文以經典的JESD 22標準為主要參考進行說明。

JESD22-C101標準文本的完整名稱為：“Field-Induced Charged-Device Model Test Method for Electrostatic- Discharge-Withstand Thresholds of Microelectronic Components”。直譯為：“微電子元器件靜電放電耐受閾值的電場感應帶電器件模型測試方法”。

該標準描述了建立帶電器件模型 (CDM) 靜電放電 (ESD) 耐受閾值的統一方法。

這里有幾個相關術語解釋一下：

帶電器件模型(CDM)：是用于描述、當器件通過摩擦起電或因靜電感應而獲得電荷，然后突然

接觸接地物體或表面時、發生ESD 事件的一種特定的電路特征。

靜電放電 (ESD)：靜電電荷在處于不同靜電勢的物體之間的突然轉移。
場感應充電（Field-induced charging）：利用靜電感應的一種電荷產生方式。

【編者按：】如此看來，JESD22-C101標準文本的標題名稱似乎未將摩擦起電或其它導致器件帶電的方式表述在內。實際上為了規范描述CDM模型和量化測定，該標準中的CDM測試模擬裝置（圖4）是以電場感應充電方式設計的，故而如此命名。

所有帶封裝的半導體元器件、薄膜電路、表面聲波 (SAW) 組件、光電組件、混合集成電路 (HIC) 和包含任何這些元器件的多芯片模組 (MCM) 都可根據該標準進行評估。該標準中描述的測試方法也可用于評估被運輸的晶圓（wafer）或裸片(bare chips)，但在實施測試時，這些元器件（components）必須被組裝到類似于最終應用的封裝中。對于無封裝的裸片則不適用于本標準。

二、 CDM測試裝置及要求

CDM模型的充電方式有兩種：直接充電和電場感應充電，如圖3所示。通過電場感應對DUT進行充電，避免了直接充電可能損傷器件的情況發生，因此，大多數測試標準推薦采用感應充電方式。

圖3 CDM模型的2種充電方式

依據JESD22-C101F (Oct, 2013)標準的CDM模型采用了電場感應方式充電，其測試電路如下圖4所示。

圖4 電場感應CDM模擬測試裝置電路圖 & 等效電路

可拆卸放電頭用于啟動放電，該放電頭由彈簧探針、徑向電阻、頂部接地平面、半剛性同軸電纜和支撐臂組成。頂部接地平面應為方形導電板，邊長為63.5 mm±6.35 mm（2.5 in±0.25 in）。放電路徑包括1個至少3 GHz帶寬的1歐姆電阻電流探針，用于監測放電波形。從1歐姆電阻到示波器的線纜也應具有至少3 GHz的帶寬。FR-4電介質的厚度應為0.381 mm±0.038 mm（0.015 in±0.0015 in），電介質的介電常數應規定為4.7（±5%）@1 MHz。圖4所示充電限流電阻標稱為100 MΩ或更大，但更大的電阻需要延長每次測試放電之間的時間以確保待測器件被飽和充電。感應充電電極的尺寸應大于器件的尺寸（ESD STM5.3.1標準文本則明確要求充電極板的面積至少是待測器件面積的7倍以上）。FR-4電介質的面積應等于或大于充電極板。模擬測試裝置應盡量減小充電和放電路徑的寄生參數，這些寄生參數會對測試結果造成顯著的影響。

CDM測試模擬裝置在進行正式測試使用前，需要進行校驗標定。校驗用的標準測試組件（Standard Test modules）包括一小一大兩個圓片（disk），其尺寸及特性要求如下表1（Table 1）。

圓片是由黃銅制成，其表面鍍有鎳或金/鎳、或鎳上鍍金。圓片周長上必須光滑無毛刺、以免測試時產生電弧影響測試結果。大、小圓片放置在FR-4電介質/充電極板上的電容值需要被測定且滿足表1中的規格。

圖5 標準校驗測試組件

CDM測試模擬裝置的校驗測試有3個層級，測試要求如表2（Table 2）所述。

-CDM Equipment Manufacturer Qualification (CDM 測試裝置生產廠家質檢)

-User Verification (使用者校驗)

-Routine Verification (例行校驗)

使用標準測試組件，對CDM測試模擬裝置按表3（Table 3）要求進行以下4項測試校驗，其脈沖波形如圖6。

圖6 Waveform Specification

校驗測試過程如下：

1）將標準測試組件的電位提高到表3所示的電壓；

2）使標準測試組件在正極性和負極性下至少放電三次；

3）使用示波器記錄波形，并取表3中規定參數的平均值；

4）根據需要，對其它放電頭重復上述步驟1-3；

5）如果波形特征不符合表3的要求，則應清潔測試組件（在超聲波清洗槽中使用異丙醇清洗圓片約20秒，并用中性氣流使其干燥，以防止測試操作期間電荷泄漏）后并重復上述步驟1-3；

6）如果波形仍不能滿足表3的要求，則之前的校驗測試數據都應作廢，并對模擬裝置進行檢修。

三、器件CDM等級測試

JESD22-C101標準推薦的CDM ESD測試的電壓水平為：125V、250V、500V、1000V。不建議進行超過1000V的測試。

*注：也可以使用本標準以前版本中推薦的電壓水平（100 V、200 V、500 V和1000 V）。

為了更精確地確定器件的CDM ESD閾值，除了上述建議的電壓外，還允許在>=100 V和<=1000 V的任何電壓水平下進行測試。

測試應在室溫下進行，環境濕度不應超過60%RH。測試可以在以上列出的任何可行的電壓水平開始。除非另有規定，通常每次測試取3個被驗證合格的器件為樣本。

對于每個器件樣本，向其各個引腳施加至少一個正極和至少一個負極放電。在兩次放電之間允許間隔足夠的時間（>200 ms），以使器件充分感應帶電至測試的電壓水平。通過監視放電過程探測器的輸出或將示波器連接到電流檢測電阻器上，驗證是否出現對應極性的放電脈沖。

放電應力可以按極性劃分，對應每個極性（正向放電或負向放電）都應使用至少3個樣本。如果器件的每個管腳至少屬于某一個管腳組合中的一個，也可以將該管腳劃分到一個或多個管腳組合。每個管腳組合也應該至少對應3個樣本。

如果在某一電平下施加應力的所有3個樣本都通過了，則認為該器件“通過”了該電壓水平。這些器件樣本仍然可以繼續在其它電壓水平上進行測試，直至一個或多個樣本在其它的某一電壓電平下失效。未通過測試的器件樣本不得用于其它級別的測試。當然也可以針對任一電壓水平用新的器件樣本進行測試。

規定數量的樣本（通常為3個）進行放電應力測試全部所能通過的最高電壓水平即為該器件的CDM耐受閾值。此外，在低于耐受閾值的任何測試電壓水平之下，不得發生任何樣品失效。如果器件樣本未通過任何電壓水平測試，則其閾值為0 V。

四、器件CDM級別

所有樣本都必須滿足以上測試要求，直至達到特定的電壓等級（Voltage Level），才能將該種器件歸類為如下特定的靜電敏感度分級（sensitivity classification）。

CLASS C0A： <125V
CLASS C0B： 125 to <250V
CLASS C1： 250 to <250V
CLASS C2: 500 to 1000V
CLASS C3: 1000V 及以上

ESD STM5.3.1標準擴展了JESD22-A101的CDM分級，具體見其標準中之Table 2，如下：

五、結語

HBM、MM、CDM三種測試模型都是針對半導體器件受ESD影響而建立的。上述ESD測試模型的測試方法對元器件都具有破壞性。這些測試模型用于標定靜電放電敏感半導體元器件的失效閾值。對于電子系統或整機產品的ESD測試標準則主要遵照“國際電工委員會-IEC”制定的IEC61000-4-2標準，此將在后續另文介紹。

免責聲明：本文采摘于“易瑞來可靠性工程”，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。

上一篇：: 固態硬盤顆粒MLC和TLC

下一篇：: AUTBUS高速工業現場總線

色拍自拍亚洲综合图区-色婷婷av一区二区三区之e本道-中文国产成人精品久久app-亚洲乱码国产乱码精华-马与人黄色毛片一部免费视频-欧美黄网在线观看-午夜尤物-婷婷久久精品-成人免费看片98-夜精品a片一区二区三区无码白浆

半導體器件的ESD測試帶電器件模型（CDM）及靜電敏感度分級

客服QQ
2635709730

色拍自拍亚洲综合图区-色婷婷av一区二区三区之e本道-中文国产成人精品久久app-亚洲乱码国产乱码精华-马与人黄色毛片一部免费视频-欧美黄网在线观看-午夜尤物-婷婷久久精品-成人免费看片98-夜精品a片一区二区三区无码白浆

半導體器件的ESD測試帶電器件模型（CDM）及靜電敏感度分級

客服QQ2635709730

客服QQ
2635709730