老虎說(shuō)芯

“老虎說(shuō)芯”由北京大學(xué)微電子專業(yè)本碩，中國(guó)電源學(xué)會(huì)會(huì)員、在半導(dǎo)體行業(yè)有10多年經(jīng)驗(yàn)的胡獨(dú)巍先生撰寫，為大家提供半導(dǎo)體行業(yè)關(guān)于材料、工藝、應(yīng)用、市場(chǎng)、資訊等方面的內(nèi)容。在知乎有同名賬號(hào)。

芯片設(shè)計(jì)之功能邏輯仿真

更新日期： 2024-09-11
瀏覽次數(shù)： 1129

Functional Logic Simulation可以看作是芯片設(shè)計(jì)的“邏輯驗(yàn)證”階段，確保設(shè)計(jì)功能如預(yù)期工作。它的主要目的是在時(shí)序無(wú)關(guān)的情況下，確認(rèn)芯片的邏輯結(jié)構(gòu)是否正確。這個(gè)步驟幫助工程師在芯片制造之前，發(fā)現(xiàn)并修正設(shè)計(jì)中的邏輯錯(cuò)誤。

查看詳情 >>

為啥6寸晶圓用平邊，8/12寸晶圓用notch？

更新日期： 2024-09-11
瀏覽次數(shù)： 2074

最近讀者提問(wèn)：“6寸晶圓用平邊，8/12寸晶圓用notch，用Notch 比平邊好，為啥6寸還是用平邊”這個(gè)問(wèn)題時(shí)，我們可以從晶圓制造、工藝要求、歷史原因和設(shè)備兼容性等多個(gè)角度進(jìn)行分析。

查看詳情 >>

聊聊晶圓和芯片量產(chǎn)階段的full-mask

更新日期： 2024-09-06
瀏覽次數(shù)： 2160

在集成電路工藝中，“full-mask”是一個(gè)關(guān)鍵概念，它涉及到半導(dǎo)體制造過(guò)程中掩模版的使用。掩模版是半導(dǎo)體光刻工藝中用于硅片表面圖案化的光學(xué)工具。掩模版上有微小的圖案，這些圖案將通過(guò)光刻過(guò)程轉(zhuǎn)移到硅片的光刻膠上，從而定義了芯片的功能區(qū)和布線層。

查看詳情 >>

SOI晶圓的結(jié)構(gòu)、分類、優(yōu)勢(shì)、下游應(yīng)用

更新日期： 2024-09-02
瀏覽次數(shù)： 1719

SOI（Silicon-On-Insulator）是一種半導(dǎo)體制造技術(shù)，其中硅晶圓的一部分被絕緣層（通常是二氧化硅）隔離開來(lái)，這樣可以有效地減少寄生電容和漏電流，提升器件性能。

查看詳情 >>

如何理解晶圓制造的良率（Yield）

更新日期： 2024-08-27
瀏覽次數(shù)： 2309

在晶圓制造中，良率的管理和提升是一個(gè)復(fù)雜而持續(xù)的過(guò)程，需要在工藝、設(shè)計(jì)、材料、設(shè)備等多個(gè)方面進(jìn)行綜合的優(yōu)化和管理。通過(guò)數(shù)據(jù)的分析、持續(xù)改進(jìn)的策略、客戶協(xié)同的優(yōu)化，最終實(shí)現(xiàn)良率的最大化，提高產(chǎn)品質(zhì)量和產(chǎn)線效率。

查看詳情 >>

晶圓測(cè)試與芯片測(cè)試有什么不同？

更新日期： 2024-08-19
瀏覽次數(shù)： 1407

晶圓測(cè)試（CP）屬于“晶圓級(jí)”工藝，數(shù)千顆甚至數(shù)萬(wàn)顆裸芯片高度集成于一張晶圓上，對(duì)測(cè)試作業(yè)的潔凈等級(jí)、作業(yè)的精細(xì)程度、大數(shù)據(jù)的分析能力等要求較高，因此技術(shù)實(shí)力較強(qiáng)的測(cè)試廠商通過(guò)精益生產(chǎn)能夠?qū)崿F(xiàn)更好的效益，拉開與其他對(duì)手的差距。

查看詳情 >>

Semicon半導(dǎo)體工藝：干法刻蝕與濕法刻蝕的區(qū)別和特點(diǎn)

更新日期： 2024-08-16
瀏覽次數(shù)： 2406

半導(dǎo)體制造工藝中的刻蝕是利用物理和(/或)化學(xué)方法有選擇性地從晶圓表面去除不必要材料的過(guò)程?？涛g工藝通常位于光刻工藝之后，利用刻蝕工藝對(duì)定義圖形的光阻層侵蝕少而對(duì)目標(biāo)材料侵蝕大的特點(diǎn)，從而完成圖形轉(zhuǎn)移的工藝步驟。刻蝕工藝主要分為干法和濕法兩種。

查看詳情 >>

3納米制程芯片為什么需要EUV光刻機(jī)和多重曝光技術(shù)？

更新日期： 2024-08-16
瀏覽次數(shù)： 1789

晶圓制造工藝是一個(gè)非常復(fù)雜的過(guò)程，特別是在3納米制程中，挑戰(zhàn)會(huì)更加顯著。讓我們一步步來(lái)理解EUV（極紫外光刻）多重圖案（Multi-Patterning）技術(shù)在實(shí)現(xiàn)圖案分辨率時(shí)所面臨的挑戰(zhàn)。

查看詳情 >>

晶圓制造中的“鳥喙效應(yīng)”（bird beak）

更新日期： 2024-08-16
瀏覽次數(shù)： 2084

集成電路采用LOCOS（Local Oxidation of Silicon）工藝時(shí)會(huì)出現(xiàn)“鳥喙效應(yīng)”（bird beak），這是一種在氧化硅生長(zhǎng)過(guò)程中，由于氧化物側(cè)向擴(kuò)展引起的現(xiàn)象。

查看詳情 >>

第三代半導(dǎo)體碳化硅襯底分類、技術(shù)指標(biāo)、生長(zhǎng)工藝、產(chǎn)業(yè)鏈、下游應(yīng)用等解析

更新日期： 2024-08-15
瀏覽次數(shù)： 2330

根據(jù)《中國(guó)戰(zhàn)略性新興產(chǎn)業(yè)：新材料(第三代半導(dǎo)體材料)》，與硅相比，碳化硅擁有更為優(yōu)越的電氣特性:

查看詳情 >>

晶圓背面二氧化硅邊緣腐蝕的原因

更新日期： 2024-08-15
瀏覽次數(shù)： 1859

在集成電路生產(chǎn)過(guò)程中，晶圓背面二氧化硅邊緣腐蝕現(xiàn)象是一個(gè)常見但復(fù)雜的問(wèn)題。每個(gè)環(huán)節(jié)都有可能成為晶圓背面二氧化硅邊緣腐蝕的誘因，因此需要在生產(chǎn)中嚴(yán)格控制每個(gè)工藝參數(shù)，尤其是對(duì)邊緣區(qū)域的處理，以減少這種現(xiàn)象的發(fā)生。

查看詳情 >>

電子元器件的下一站是出海？

更新日期： 2024-08-14
瀏覽次數(shù)： 1683

歐美→日本、韓國(guó)和中國(guó)臺(tái)灣→中國(guó)大陸→東南亞等。最近5年，由于東南亞具備人口紅利、勞動(dòng)力成本、巨大的需求等優(yōu)勢(shì)，中低端的電子產(chǎn)業(yè)逐漸從中國(guó)大陸轉(zhuǎn)移到越南等東南亞國(guó)家。下面以越南為例。

查看詳情 >>

上一頁(yè) 6 7 8 9 10 11 12 下一頁(yè)