芯粒英文是Chiplet，是指預(yù)先制造好、具有特定功能、可組合集成的晶片（Die），Chiplet也有翻譯為“小芯片”，中科院計(jì)算所韓銀和等2020年時(shí)建議將Chiplet翻譯為“芯粒”。

2010年，蔣尚義先生提出通過半導(dǎo)體公司連接兩顆芯片的方法，區(qū)別于傳統(tǒng)封裝，定義為先進(jìn)封裝。2015年Marvell創(chuàng)始人之一周秀文(Sehat Sutardja)博士曾提出Mochi (Modular Chip，模塊化芯片)架構(gòu)的概念，這是芯粒早期雛形。AMD率先將芯粒技術(shù)大規(guī)模應(yīng)用于商業(yè)產(chǎn)品。2019年，國(guó)內(nèi)華為等公司也在產(chǎn)品中使用芯粒技術(shù)。2022年基金委雙清論壇上，孫凝暉院士、劉明院士、蔣尚義先生等討論提出了“集成芯片”概念，也是對(duì)芯粒集成芯片的概括和定義。

關(guān)于芯粒技術(shù)，網(wǎng)上有多篇寫的比較全面的介紹。如54所的許居衍院士的報(bào)告，ARM的邵博士寫的文章《多Die封裝：Chiplet小芯片的研究報(bào)告》，華為的夏博士的文章，成都電子科大的黃樂天的文章，清華大學(xué)研究組提出的芯粒設(shè)計(jì)成本估算模型。不過，網(wǎng)上也有一些值得關(guān)注的觀點(diǎn)。清華大學(xué)魏少軍教授指出，Chiplet處理器芯片是先進(jìn)制造工藝的“補(bǔ)充”，而不是替代品。“其目標(biāo)還是在成本可控情況下的異質(zhì)集成。”

當(dāng)前，大模型的應(yīng)用如日中天，其使用場(chǎng)景正在從云端迅速向邊緣端延伸。不論是在云端還是邊緣端，CPU與NPU之間更加緊密的互聯(lián)集成，已成為新一代AI計(jì)算硬件發(fā)展的顯著趨勢(shì)。AI PC等新穎概念和產(chǎn)品的涌現(xiàn)，正是這一趨勢(shì)的生動(dòng)體現(xiàn)。得益于Chiplet技術(shù)和先進(jìn)封裝技術(shù)的快速發(fā)展，CPU與NPU的集成得以實(shí)現(xiàn)更高的帶寬、更出色的靈活性，同時(shí)降低了研發(fā)成本，縮短了研發(fā)周期。

近日，原粒半導(dǎo)體與超摩科技攜手宣布達(dá)成戰(zhàn)略合作，雙方將圍繞原粒半導(dǎo)體領(lǐng)先的高性能NPU Chiplet產(chǎn)品與超摩科技的高性能CPU Chiplet產(chǎn)品，共同致力于開發(fā)集高性能與高集成度于一身的多模態(tài)AI大模型解決方案。

超摩科技成立于2021年，是高性能Chiplet設(shè)計(jì)的先行者與領(lǐng)導(dǎo)者，專注于通用Chiplet CPU及高性能Chiplet互聯(lián)解決方案。超摩科技提供基于從智算中心、數(shù)據(jù)中心、邊緣計(jì)算、數(shù)據(jù)網(wǎng)絡(luò)通信、自動(dòng)駕駛等領(lǐng)域的系列高性能Chiplet解決方案。

歷經(jīng)三年產(chǎn)品打磨，超摩科技已成為國(guó)內(nèi)高性能Chiplet互聯(lián)解決方案的主力方案商，產(chǎn)品得到客戶認(rèn)可，已有眾多客戶導(dǎo)入量產(chǎn)并形成規(guī)模營(yíng)收，商業(yè)已達(dá)成落地閉環(huán)。下一步，超摩科技將推動(dòng)高性能CPU Chiplet產(chǎn)品持續(xù)商業(yè)落地，助力產(chǎn)業(yè)新的價(jià)值成長(zhǎng)。

目前，原粒半導(dǎo)體與超摩科技已經(jīng)對(duì)雙方的AI Chiplet和CPU Chiplet產(chǎn)品的互聯(lián)適應(yīng)性進(jìn)行了驗(yàn)證，雙方將聯(lián)合開發(fā)推出高性能、高靈活性、高性價(jià)比的AI大模型解決方案，市場(chǎng)前景廣闊，眾多行業(yè)客戶對(duì)此方案表現(xiàn)出濃厚的興趣。

超摩科技創(chuàng)始人兼CEO范靖認(rèn)為，AI大模型當(dāng)前的形勢(shì)十分活躍且富有潛力。在政策、技術(shù)和市場(chǎng)的三重驅(qū)動(dòng)下，AI大模型產(chǎn)業(yè)得到了快速發(fā)展。原粒半導(dǎo)體的AI Chiplet憑借領(lǐng)先的技術(shù)實(shí)力和獨(dú)特的產(chǎn)品定位，能夠?yàn)閺V大客戶提供卓越的高性能通用AI Chiplet解決方案。雙方的合作將推動(dòng)AI大模型CPU+NPU的高性能異構(gòu)解決方案邁向新的高峰，為行業(yè)帶來更多的價(jià)值創(chuàng)新與突破。

04 
—————— 大算力芯片，正在擁抱Chiplet ——————

首先來看AMD，AMD是選擇Chiplet最積極的廠商之一

在2019年的時(shí)候，AMD就初次嘗試了Chiplet封裝，將不同工藝節(jié)點(diǎn)的CPU內(nèi)核且I/O規(guī)格不同的芯片封裝在一起，顯著提高了能效和功能。

之后，AMD又發(fā)布了實(shí)驗(yàn)性產(chǎn)品，即基于3D Chiplet技術(shù)的3D V-Cache。使用的處理器芯片是Ryzen 5000，采用臺(tái)積電3D Fabric先進(jìn)封裝技術(shù)，成功地將包含有64MB L3 Cache的Chiplet以3D堆疊的形式與處理器封裝在了一起。

從數(shù)據(jù)性能來看，采用3D Chiplet的原型芯片將性能平均提高了12%。從這一點(diǎn)上，也能看到3D Chiplet對(duì)實(shí)際工作負(fù)載的提升有實(shí)質(zhì)性的貢獻(xiàn)。

不止在CPU，AMD在GPU方面也選擇了Chiplet技術(shù)。目前，AMD發(fā)布的最新MI300系列芯片時(shí)，同樣采用Chiplet技術(shù)，8個(gè)GPU Chiplet加4個(gè)I/O內(nèi)存Chiplet的設(shè)計(jì)，總共12個(gè)5nm Chiplet封裝在一起，使其集成的晶體管數(shù)量達(dá)到了1530億，高于英偉達(dá)H100的800億晶體管。這款芯片在推出時(shí)，也是打出了對(duì)標(biāo)英偉達(dá)H100的口號(hào)。

此外，AMD含Chiplet技術(shù)的CPU銷量占比也在不斷提高。根據(jù)德國(guó)電腦零售商Mindfactory數(shù)據(jù)，2021年10月至2022年12月間AMD CPU的銷量中，含Chiplet技術(shù)的CPU銷量占比不斷提高，從約80%上升至約97%。

 

再來看英特爾。英特爾的首次推出基于Chiplet設(shè)計(jì)的處理器是Sapphire Rapids，時(shí)間在2023年1月。

具體來看，通過兩組鏡像對(duì)稱的相同架構(gòu)的building blocks，組合4個(gè)Chiplets，獲得4倍的性能和互聯(lián)帶寬。每個(gè)基本模塊包含計(jì)算部分（CHA & LLC & Cores mesh， Accelerators）、memory interface部分（controller， Ch0/1）、I/O部分（UPI，PCIe）。通過將上述高性能組件組成基本的building block，再通過EMIB技術(shù)進(jìn)行Chiplet互聯(lián)，可以獲得線性性能提升和成本收益。

最后，來看英偉達(dá)。英偉達(dá)坐穩(wěn)GPU領(lǐng)域霸主這一點(diǎn)毋庸置疑，而霸主英偉達(dá)在今年推出的“最強(qiáng)”GPU B200也同樣采用Chiplet技術(shù)。GB200超級(jí)芯片是由2顆B200 GPU和1顆Arm架構(gòu)的Grace CPU（中央處理器）組合而來。

由此可見，英特爾、AMD、英偉達(dá)都在自家的CPU、GPU上使用了Chiplet技術(shù)。這將Chiplet推入了一個(gè)全新的商業(yè)化階段。

Chiplet這一錘，算是重重砸下了。

Chiplet從CPU到GPU

在之前傳統(tǒng)的GPU也是由一個(gè)中央工作負(fù)載處理器，將渲染任務(wù)發(fā)送到芯片內(nèi)的多個(gè)著色器塊之一。每個(gè)單元都被賦予一塊幾何體來處理、轉(zhuǎn)換為像素，然后對(duì)它們進(jìn)行著色。

后來AMD發(fā)現(xiàn)，Chiplet 用在CPU上效果很好，并且降低了制造成本。于是在GPU上也選擇了放棄中央處理器，用多個(gè)小芯片取代單個(gè)硅塊，每個(gè)小芯片處理自己的任務(wù)。渲染指令以稱為命令列表的長(zhǎng)序列發(fā)送到 GPU，其中所有內(nèi)容都稱為繪制調(diào)用。

AMD 2019年Chiplet專利

該文件于 2019 年 6 月發(fā)布，即提交近兩年后，該功能已在 RDNA 2 中實(shí)現(xiàn)。AMD 于 2020 年開始推廣該架構(gòu)，并于同年 11 月推出了首款配備全新 RT-texture 處理器的產(chǎn)品。

不同制程及封裝技術(shù)下的芯片良率、成本、面積的關(guān)系 注：D為缺陷密度，c為負(fù)二項(xiàng)分布中的集群參數(shù)或Seed’s model中臨界值數(shù)量

摩爾定律沒死，但確實(shí)是老了，在14nm之后成本曲線就變了。5nm工藝的成本相比7nm工藝增長(zhǎng)了近1倍，3nm工藝相比5nm工藝預(yù)計(jì)將增長(zhǎng)近1倍。在半導(dǎo)體工藝、規(guī)模限制越來越大的情況下，傳統(tǒng)大芯片的策略確實(shí)是寸步難行。

免責(zé)聲明：本文采摘自“大印藍(lán)海科技”公眾號(hào)，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。